Nā hale waihona puke i kākau ʻia ma Verilog
FPGA_SDRAM_Controller
Hoʻopili ʻia ka mea hoʻoponopono SDRAM i kahi bandwidth hoʻomanaʻo o 316MB/s.
- 13
- MIT
axis_udp
Aia kēia waihona i ka hoʻokō maʻalahi o ka waihona UDP/IP me 64-bit AXI-Stream interface. Kākoʻo hapa ʻia nā noi ICMP a me ARP. Ua hoʻāʻo ʻia ka papahana ma Xilinx 7-series FPGA me 10G Ethernet MAC IP-core.
- 12
- MIT
gowin_flipflop_drainer
He hihia hoʻāʻo no ka hoʻāʻo koʻikoʻi ʻo Tang Nano 4K a me 9K a me Primer 20K (Gowin FPGAs).
- 11
ULX3S_FPGA_Camera_Streaming
Nā faila hoʻolālā Verilog a me ka faila Icestudio no ka hoʻoheheʻe ʻana i ka pahu pahu OV7670 me ka hoʻohana ʻana i ka ULX3S FPGA Board.
- 10
- MIT
ULX3S_FPGA_Sobel_Edge_Detection_OV7670
Nā faila hoʻolālā Verilog a me ka faila Icestudio no ka ʻike ʻana iā Sobel Edge me ka pahupaʻi OV7670 me ka hoʻohana ʻana i ka ULX3S FPGA Board.
- 8
- MIT
dbus_ti_link_uart_verilog
Verilog dbus (TI transfer bus) hoʻokō a me ke alahaka i UART. ʻO ka loulou hana kiʻekiʻe me nā calculators TI e like me TI-89..
- 8
- MIT
USBKeyboard
Hoʻopili pololei me ka USB kelepona a me ka Verilog e hoʻokele i ka Leds de Teclado a me ka hoʻololi ʻana a PS/2..
- 8
HDMI_testikuva
ʻO Sipeed Tang Nano 4K FPGA ka hoʻokō ʻana i ke kiʻi hoʻokani static aʻu i nānā ai ma ka TV i koʻu wā kamaliʻi.
- 6
clash-pong
Pong i Haskell / Clash, e holo ana ma ke ʻano he polokalamu me ka hoʻohana ʻana i ka SDL a me ke ʻano o nā lako e huli ana i nā FPGA.
- 6
- MIT